Проектирование микропроцессорной системы цифровой обработки сигналов, содержащей АЦП, таймер и цифровой индикатор требуемой разрядности

Страницы работы

Содержание работы

Министерство Образования Российской Федерации

Красноярский Государственный Технический Университет

Кафедра: Радиотехника

ЦУ и МП


Курсовой проект

Проектирование микропроцессорной системы

Выполнил:

ст.гр. Р49-1

Лобырин П.В.

Проверил:

Сушкин И.Н.

Красноярск, 2002г.

Содержание:

1.  Техническое задание…………………………………………… 2

2.  Анализ технического задания…………………………………2

3.  Описание принципиальной схемы…………………………… 2

3.1 Построение модуля ЦП……………………………………2

3.2  Подключение памяти и инициализация

      адресного пространства……………………………………3

3.3  Интерфейс дисплея………………………………………… 3

3.4  Использование таймера…………………………………… 4

3.5  Интерфейс АЦП……………………………………………  4

4.  Граф-схема алгоритма работы МПС…………………………6

5.  Программа и содержимое ПЗУ…………………………………7

6.  Перечень элементов……………………………………………… 9

7.  Список использованной литературы…………………………10

1.Техническое задание.

Разработать МПС цифровой обработки сигналов, содержащую АЦП, таймер и  цифро­вой индикатор требуемой разрядности. Организовать периодический запуск АЦП с помо­щью таймера с программируемой частотой и ввод кодов АЦП по прерыванию. Зарегистри­ровать в АЦП N моментов в течение некоторого интервала времени (по таймеру), в которые исследуемый сигнал превышает  заданную константу.

2.Анализ технического задания.

При построении микропроцессорной системы использовался микропроцессорный ком­плект К1810 – отечественный аналог процессора Intel 8086.

Центральный процессор К1810ВМ86 комплекта имеет разрядность данных 16 бит, раз­рядность адреса 20 бит и тактовую частоту до 5МГц.

Базовая МПС включает в себя модуль МП, ОЗУ, ПЗУ, программируемый таймер (K1810ВИ54), кон­троллер индикации (К580ВВ79), параллельный интерфейс (КР580ВВ55) и АЦП.

Т.к. К1810ВМ86 работает с устройствами на ТТЛ-уровнях, проектируемое устройство будем выполнять на микросхемах, выполненных по технологии ТТЛ и ТТЛШ или совмести­мыми с ними по уровню, быстродействию, и т.д.

В модуль МП входят: микропроцессор К1810ВМ86, два восьми разрядных буферных регистра КР580ИР82, и два шинных формирователя КР580ВА86.

Исходя из технического задания, можно сделать вывод, что проектируемая система не нуждается в специальных микросхемах оперативной памяти, поскольку число хранимых пе­ременных невелико. В качестве ОЗУ используем микросхемы К537РУ9, а в качестве ПЗУ микросхемы КР556РТ17.

Для организации периодического запуска АЦП и программно-управляемых задержек приме­ним программируемый таймер К1810ВИ54 входящий в состав комплекта К1810.

Так как в данной системе необходимо отображение информации, применим специа­лизированный интерфейс КР580ВВ79, позволяющий осуществить функции отображения информации без загрузки центрального процессора. Так как микросхемы серии К1810 пол­ностью совместимы с микросхемами серии К580, данный интерфейс, может подключаться непосредственно к шинам МП. А процессор, в свою очередь, может программно задавать режимы работы микросхемы.

Для отображения информации используем семисегментные индикаторы АЛС324Б.

Поскольку в нашей системе мы принимаем аналоговый сигнал, то для его оцифровки применим АЦП. В качестве АЦП используем микросхему К1113ПВ2. Данная микросхема представляет собой 10-разрядный АЦП, работающий в параллельном двоичном коде.

Для построения интерфейса между микропроцессором и АЦП воспользуемся параллельным интерфейсом КР580ВВ55.

3.Описание принципиальной схемы

3.1 Построение модуля ЦП.

Мы задаём минимальный режим работы нашего микропроцессора 8086, поскольку число работающих с ним микросхем невелико.

Генератор тактовых импульсов (ГТИ) К1810ГФ84 подключается к нашему микропроцессору  стандартным образом. К его входу RES подключена RC-цепочка, которая формирует сигнал сброса ав­томатически  при включении питания либо с помощью кнопки SA1. Частота опорного гене­ратора задается с помощью внешнего кварцевого резонатора с частотой 15МГц, который под­ключается к выводам X1 и X2. Тактовый сигнал МОП-уровня CLK подаваемый на вход CLK МП, в три раза меньше частоты опорного генератора и составляет 5 МГц. Внутренний дели­тель частоты формирует выходные импульсы PCLK, с частотой равной полчастоты сигнала CLK и обеспечивает управление периферийными устройствами, работающими на ТТЛ-уров­нях.

При разработке структуры модуля МП необходимо решить задачи разделения (демуль­типлексирования) шины адреса/данных, буферирования шины адреса и шины данных, а также задачу формирования системных управляющих сигналов. Первая задача решается с помощью ИС КР580ИР82 (DD1, DD5), выполняющих функции адресной защелки (в связи с тем, что адресная информация должна быть выставлена в течение всего цикла чте­ния/записи). DD1 защелкивает младшие 8-бит ША, DD5 – старшие. Вторая задача решается с помощью двунаправленных 8-битных шинных формирователей КР580ВА86 (DD8,DD9), ко­торые усиливают сигналы системной шины данных. Третья задача может быть решена с по­мощью комбинационных логических схем, которые формируют требуемые управляющие сигналы на основе сигналов RD, WR, M/IO, вырабатываемых МП.

3.2 Подключение памяти и инициализация адресного пространства.

В своей МПС я применяю раздельную адресацию, т.е. отделяю адресное пространство ввода вы­вода от адресного пространства памяти. При этом способе адресации применяются специальные команды IN и OUT, которые обеспечивают передачу данных между портами ввода-вывода и аккумулятором AL или AX. При выполнении этих команд вырабатывается сигнал M/IO=0, который идентифицирует выбор адресного пространства и в сочетании с сигналами RD и WR позволяет сформировать системные сигналы IOR и IOW для управления записью информации в порт и чтения информации из порта.

При подключении запоминающих устройств к шинам МПС необходимо обеспечивать передачу, как отдельных байтов, так и двухбайтовых слов. При обращении к ПЗУ в любом случае на ШД будет выставляться слово, из которого при необходимости МП выберет тре­буемый байт.

ПЗУ состоит из двух микросхем К573РФ4 (DD2, DD6): информационные выходы микросхемы DD2 подключены к младшей половине ШД, DD6 подключена к старшей поло­вине ШД. Адресные входы этих микросхем соединены параллельно и подключены к млад­шим 12 линиям системной шины ША. Таким образом, суммарная емкость ПЗУ составляет 8Кбайт.

ОЗУ построено на 2-х микросхемах К537РУ10 (DD7, DD18) емкостью 8 Кб.

Управление входами CS микросхем ПЗУ и ОЗУ осуществляется следующим образом:

A14=1     M/IO=1 - выбор микросхем ПЗУ

A14=0     M/IO=1    A0=0 - выбор микросхемы ОЗУ

Управление направлением передачи данных в/из ОЗУ осуществляется с помощью сис­темного сигнала MEMW. Данные сигналы образуются сочетанием сигнала M/IO=1 и  сигналов RD, WR.

Диапазон адресов ПЗУ: 0000h-1FFFh

Диапазон адресов ОЗУ: 2000h-3FFFh

Используемые в данной МПС микросхемы контроллера клавиатуры и индикации, и па­раллельного интерфейса ведут обмен данными с МП побайтно, поэтому проблемы передачи отдельных слов или байтов не существует.

Выбор микросхем ВУ происходит следующим образом:

A3=0- выбран таймер ВИ54, при этом A0 и A1 адресуют конкретный канал таймера.

A4=0 -выбран ККД

A5=0 -выбран параллельный интерфейс LPT.

3.3 Интерфейс дисплея.

БИС КР580ВВ79 представляет собой программируемое интерфейсное устрой­ство, предназначенное для ввода и вывода информации и позволяющее полностью освобо­дить микропроцессор от операций регенерации изображения на дисплее (индикаторе), опе­раций сканирования клавиатуры и устранения дребезга при замыкании клавиш.

Данный интерфейс позволяет осуществлять одновременное управление клавиатурой и индикатором, при этом существует возможность работы в различных режимах и с различ­ными типами сопрягаемых клавиатур и индикаторов.

ККД стандартным образом подключается к шинам микропроцессорной системы.

В данной системе используется индикатор на 6 знаков, поэтому для формирования ото­бражаемого слова применен принцип дешифрированного (1 из 8) управления элементами индикатора на светоизлучающих диодах АЛС324Б.

Выдача данных через порты синхронизируется с помощью сигналов управления S0 – S2, которые обеспечивают выбор требуемого разряда индикатора. Контроллер работает в режиме внешней дешифрации.

Для реализации описанного принципа работы индикатора в схему включены катодные формирователи, на которые подаются сигналы с адресных линий контроллера S0 – S2 через дешифратор 533ИД7. Данный дешифратор служит для управления знакоместом на семисег­ментных светодиодных индикаторах с объединенными анодами АЛС324Б.

Похожие материалы

Информация о работе